AiP74LV125 디바이스는 낮은 정적 및 동적 전력 소모와 고속 및 고출력 구동 기능을 결합한 제품입니다. 이 디바이스는 버스 라인 구동에 이상적인 쿼드 버퍼입니다. 4개의 출력 활성화 입력(1OE, 2OE, 3OE 및 4OE)을 갖추고 있으며, 각 입력은 3상태 출력 중 하나를 제어합니다.
쿼드 버스 인터페이스 3상태 버퍼 출력 용량: +64mA 및 -32mA TTL 입력 및 출력 스위칭 레벨 5V 전원 공급 시스템에 대한 입력 및 출력 인터페이스 기능 버스 홀드 데이터 입력은 사용하지 않는 입력을 유지하기 위한 외부 풀업 저항의 필요성을 없애줍니다. 출력이 5V 버스에 연결되면 버스 전류 부하가 발생하지 않습니다. -40°C ~ +125°C 범위로 지정됨 포장 정보: SOP14/TSSOP14
AiP74LV125 디바이스는 낮은 정적 및 동적 전력 소모와 고속 및 고출력 구동 기능을 결합한 제품입니다. 이 디바이스는 버스 라인 구동에 이상적인 쿼드 버퍼입니다. 4개의 출력 활성화 입력(1OE, 2OE, 3OE 및 4OE)을 갖추고 있으며, 각 입력은 3상태 출력 중 하나를 제어합니다.
AiP74LVTH125 디바이스는 낮은 정적 및 동적 전력 소모와 고속 및 고출력 구동 기능을 결합한 제품입니다. 이 디바이스는 버스 라인 구동에 이상적인 쿼드 버퍼입니다. 4개의 출력 활성화 입력(1OE, 2OE, 3OE 및 4OE)을 갖추고 있으며, 각 입력은 3상태 출력 중 하나를 제어합니다.
The AiP74LVT244/LVTH244 is an octal buffer that is ideal for driving bus lines. The device features two output enables (1 , 2 ), each controlling four of the 3-state outputs.
The AiP74LVT244/LVTH244 is an octal buffer that is ideal for driving bus lines. The device features two output enables (1 , 2 ), each controlling four of the 3-state outputs.
The AiP74LVT245; AiP74LVTH245 is an octal transceiver featuring non-inverting 3-state bus compatible outputs in both send and receive directions. The control function implementation minimizes external timing requirements. It features an output enable ( ) input for easy cascading and a direction (DIR) input for direction control.
This device is an octal buffer that is ideal for driving bus lines. The device features two output enables (1 , 2 ), each controlling four of the 3-state outputs.The AiP74LVT2244 is designed with series resistance in both the HIGH and LOW states of the output. This design reduces line noise in applications such as memory address drivers, clock drivers, and bus receivers/transmitters.
This device is an octal transceiver featuring non-inverting 3-state bus compatible outputs in both send and receive directions. The control function implementation minimizes external timing requirements. The device features an output enable input ( ) for easy cascading and a direction input (DIR) for direction control.The AiP74LVT/LVTH2245 is designed with series resistance in both the HIGH state and LOW-state of the output. This design reduces line noise in applications such as memory address drivers, clock drivers and bus transceivers and transmitters.
The AiP74LVT16244; AiP74LVTH16244 is a 16-bit buffer and line driver featuring non-inverting 3-state bus outputs. The device can be used as four 4-bit buffers, two 8-bit buffers, or one 16-bit buffer.
The AiP74LVT16244; AiP74LVTH16244 is a 16-bit buffer and line driver featuring non-inverting 3-state bus outputs. The device can be used as four 4-bit buffers, two 8-bit buffers, or one 16-bit buffer.